[工學(공학) ] 논리회로 설계 및 실험 - 가산기와 감산기
페이지 정보
작성일 21-09-27 21:11
본문
Download : [공학] 논리회로 설계 및 실험 - 가산기와 감산기.hwp
![[공학]%20논리회로%20설계%20및%20실험%20-%20가산기와%20감산기_hwp_01.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%20%EB%85%BC%EB%A6%AC%ED%9A%8C%EB%A1%9C%20%EC%84%A4%EA%B3%84%20%EB%B0%8F%20%EC%8B%A4%ED%97%98%20-%20%EA%B0%80%EC%82%B0%EA%B8%B0%EC%99%80%20%EA%B0%90%EC%82%B0%EA%B8%B0_hwp_01.gif)
![[공학]%20논리회로%20설계%20및%20실험%20-%20가산기와%20감산기_hwp_02.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%20%EB%85%BC%EB%A6%AC%ED%9A%8C%EB%A1%9C%20%EC%84%A4%EA%B3%84%20%EB%B0%8F%20%EC%8B%A4%ED%97%98%20-%20%EA%B0%80%EC%82%B0%EA%B8%B0%EC%99%80%20%EA%B0%90%EC%82%B0%EA%B8%B0_hwp_02.gif)
![[공학]%20논리회로%20설계%20및%20실험%20-%20가산기와%20감산기_hwp_03.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%20%EB%85%BC%EB%A6%AC%ED%9A%8C%EB%A1%9C%20%EC%84%A4%EA%B3%84%20%EB%B0%8F%20%EC%8B%A4%ED%97%98%20-%20%EA%B0%80%EC%82%B0%EA%B8%B0%EC%99%80%20%EA%B0%90%EC%82%B0%EA%B8%B0_hwp_03.gif)
![[공학]%20논리회로%20설계%20및%20실험%20-%20가산기와%20감산기_hwp_04.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%20%EB%85%BC%EB%A6%AC%ED%9A%8C%EB%A1%9C%20%EC%84%A4%EA%B3%84%20%EB%B0%8F%20%EC%8B%A4%ED%97%98%20-%20%EA%B0%80%EC%82%B0%EA%B8%B0%EC%99%80%20%EA%B0%90%EC%82%B0%EA%B8%B0_hwp_04.gif)
![[공학]%20논리회로%20설계%20및%20실험%20-%20가산기와%20감산기_hwp_05.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%20%EB%85%BC%EB%A6%AC%ED%9A%8C%EB%A1%9C%20%EC%84%A4%EA%B3%84%20%EB%B0%8F%20%EC%8B%A4%ED%97%98%20-%20%EA%B0%80%EC%82%B0%EA%B8%B0%EC%99%80%20%EA%B0%90%EC%82%B0%EA%B8%B0_hwp_05.gif)
![[공학]%20논리회로%20설계%20및%20실험%20-%20가산기와%20감산기_hwp_06.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%20%EB%85%BC%EB%A6%AC%ED%9A%8C%EB%A1%9C%20%EC%84%A4%EA%B3%84%20%EB%B0%8F%20%EC%8B%A4%ED%97%98%20-%20%EA%B0%80%EC%82%B0%EA%B8%B0%EC%99%80%20%EA%B0%90%EC%82%B0%EA%B8%B0_hwp_06.gif)
논리회로 설계 및 實驗(실험) - 가산기와 감산기
`각 사진마다 LED는 ☆로, 스위치는 ↑로 표시해 놓았습니다. 나머지는 모두 1이 출력된다된다.
결과 : 예측결과와 같게 나온다. 0과 1은 D는 1, B`는 1이 출력되고, 1과 0은 D는 1, B`는 0이 출력된다된다.
부울대식 : A`B+AB` = S, AB = C
`완성사진` 00 01
10 11. `진리표`
캐리란 ! 반올림이 되는 수를 말한다.`
7486 IC, 7408 IC 으로 구현한 가산기 회로
반가산기는 2개의 2진 입력과 2개의 2진 출력이 필요하다. 0, 0, 1과 1, 0, 1과 1, 1, 0과 1, 1, ,1을 입력하면 …(drop)
순서
설명
[工學(공학) ] 논리회로 설계 및 실험 - 가산기와 감산기
[공학] 논리회로 설계 및 실험 - 가산기와 감산기 , [공학] 논리회로 설계 및 실험 - 가산기와 감산기공학기술레포트 , 공학 논리회로 설계 실험 가산기와 감산기
공학,논리회로,설계,실험,가산기와,감산기,공학기술,레포트
[工學(공학) ] 논리회로 설계 및 실험 - 가산기와 감산기
Download : [공학] 논리회로 설계 및 실험 - 가산기와 감산기.hwp( 74 )
레포트/공학기술
다. C는 1과 1을 입력한 것만 1이 출력되고 나머지는 모두 0이 출력된다된다.
예측 : A와 B 입력 0과 0, 1과 1을 입력하면 D와 B`는 모두 0이 출력된다된다.
7486 IC, 7408 IC, 7404 IC 칩을 사용해서 구현한 반감산기 회로
2진수의 감산은 보수에 의해 구할 수 있따 Y에 대한 2의 보수를 취한 후 A에 더하여 얻는다.
예측 : A와 B입력 0과 0, 1과 1은 S는 0이 출력된다된다.
예측 : A, B, C를 입력 0, 0, 0과 0, 1, 1과 1, 0, 1과 1, 1, 0을 입력하면 S`는 0이 출력되고 나머지는 모두 1이 출력된다된다. 두 개의 2진입력이 되면 출력변수로 합(S)과 캐리(S)를 만든다. 즉 2진수 가산에서 1+1을 했을 때 캐리는 1이되고 합은 0이 된다된다.
부울대식 : A`B＋AB` = D, A`B = B`
`완성사진` 00 01
10 11 `진리표`
7486 IC, 7432 IC, 7408 IC을 사용해서 구현한 전가산기 회로
전가산기는 두 개의 반가산기와 OR게이트로 구현되었다.
결과 : 예측의 결과와 같게 나왔다.
